حلقات إقفال الطور Phase-Lock Loops أو Phase-Locked Loops
تُرجم من موقع ويكيبيديا الموسوعة الحرة على الإنترنيت

حلقات إقفال الطور
Phase-Locked Loops

مقدمة: حلقة إقفال الطور (Phase Lock Loop) (PLL) عبارة عن نظام تحكم يقوم بتوليد إشارات لها علاقة محددة مع زاوية (طور) إشارة مرجعية.دارة PLL تستجيب إلى كل من تردد و طور إشارات الدخل بشكل تلقائي من خلال رفع أو تخفيض تردد مذبذب قابل للتحكم حتى تطابق الإشارة المرجعية بكل من التردد والطور.
إن PLL مثال لنظام تحكم يستخدم التغذية الخلفية(المرجعية) Feedback.

التطبيقات: حلقات إقفال الطور تستخدم بشكل واسع في الراديو، الاتصالات، الحواسيب وفي تطبيقات الكترونية أخرى.حيث تقوم بتوليد ترددات مستقرة، أو باسترداد إشارة من قناة اتصال مشوشة، أو توزع نبضات توقيت الساعة في الأنظمة الرقمية كالمعالجات الدقيقة(الصغرية).
بما أن دارة متكاملة واحدة تستطيع أن تقدم بناء حلقة إقفال طور متكامل، فإن هذه التقنية تستخدم بشكل واسع في الأجهزة الالكترونية، بترددات خرج تبدأ من أجزاء من الموجة بالثانية و تنتهي بالعديد من الغيغات من الهرتز.

تبسيط المشكلة (تماثليا): نستطيع مقارنة عملية من حلقة إقفال طور ما بعملية تنغيم (دوزان) غيتار أو عود. حيث نستخدم أداة التنغيم لتقديم التردد المرجعي حتى نضبط تواتر الغيتار عليها، ثم نزيد أو ننقص تواتر وتر الغيتار حتى نتوقف عن سماع النشاز و التضارب. هذا يدل على أن أداة التنغيم والغيتار يتذبذبان بنفس التردد. إذا تخيلنا أن الغيتار منغم على التردد المرجعي لأداة التنغيم بالضبط، وأبقينا على ذلك، عندها نقول أن وتر الغيتار في حالة إقفال طور مع أداة التنغيم.

التركيب و الوظيفة : قد تطبق دارات إقفال الطور كدارات تماثلية أو رقمية. وكلا التطبيقين لهما التركيب الأساسي نفسه، حيث يحوي كل منهما ثلاثة عناصر أساسية:

- كاشف طور Phase Detector.
- مذبذب الكتروني متغير Variable Electronic Oscillator .
- و مسار للتغذية الرجعية (وغالبا ما يتضمن مقسم تردد).

حلقات إقفال الطور الرقمية : Digital Phase Lock Loops (DPLL):

دارات إقفال الطور الرقمية Digital Phase-Lock Loops أو DPLLs تعمل بنفس الطريقة التي تعمل بها نظيراتها التماثلية، لكن تطبيقها يتم باستخدام دارات رقمية فقط .بدلا من المذبذب قابل التحكم من خلال الفولتية(Voltage-Controlled Oscillator) أو VCO فـ DPLL تستخدم مجموعة مكونة من ساعة مرجعية محلية و عداد مقسم متغير يقع تحت سيطرة رقمية لتكافئ المذبذب في داراة PLL التماثلية.

DPLLs أسهل من ناحية التصميم و التطبيق، وأقل حساسية للضجة الفولتية من مثيلاتها التماثلية، لكنها نموذجياً تعاني من مشاكل في التعامل مع الترددات العالية والسبب في ذلك هو استخدام مذبذب رقمي.

تستخدم DPLLs أحيانا لاسترداد ومعالجة البيانات (المعرضة للضجة).

حلقات إقفال الطور التماثلية: Analog Phase-Lock Loops:

التصميم الأساسي:

إن PLL تقارن ترددي إشارتين مدخلتين وتنتج إشارة خطأ تتبع للفارق بين ترددي الدخل.بعدها، تمرر إشارة الخطأ من خلال مرشح إمرار ترددات منخفضة (Low-Pass) وتستخدم لتقود مذبذب فولتي التحكم voltage controlled oscillator- حيث يقوم هذا الأخير بتوليد تردد الخرج. يغذي تردد الخرج مقسم تردد و يعود إلى دخل النظام(الجملة)لينتج حلقة تغذية مرجعية سالبة.إذا تراكم تردد الخرج،تزداد إشارات الخطأ،وتقود المذبذب فولتي التحكم (VCO) في الاتجاه المعاكس مما يخفض الخطأ. بالتالي سيقفل الخرج إلى التردد عند الدخل الآخر.هذا الدخل يدعى المرجع reference وغالبا ما يقدمه مذبذب كريستالي، حيث أن الأخير مستقر جدا من ناحية التردد.



تبنى حلقات إقفال الطور بشكل عام باستخدام كاشف طور، مرشح إمرار ترددات منخفضة Low-Pass Filter ومذبذب فولتي التحكم Voltage Controlled Oscillator(VCO) حيث توضع عناصرها في تشكيلة حلقة تغذية رجعية سالبة مغلقة. قد يوجد مقسم تردد في مسار التغذية الرجعية و مسار التردد المرجعي،أو في أحدهما فقط وعمله أن يجعل تردد إشارة خرج الـPLL مضاعف(ويشمل قاسم) صحيح للتردد المرجعي.

طبعا،المذبذب يولد إشارة خرج دورية. بافتراض أن التردد الأولي (الابتدائي) للمذبذب قريب من تردد الإشارة المرجعية، عندها إذا كان طور إشارة المذبذب يقع خلف طور الإشارة المرجعية، فسيقوم كاشف الطور بتغيير جهد التحكم بالمذبذب مما يسرع الذبذبة .بنفس الطريقة، إذا كان طور إشارة المذبذب يقع أمامه لإشارة المرجع عندها يقوم كاشف الطور بتغيير جهد التحكم بالمذبذب لإبطاء الذبذبة. أما دور مرشّح الترددات المنخفضة فهو تخفيف(صقل أو تنعيم) التغيرات غير المتوقعة في جهد التحكم.قد يكون من الواضح أن بعض الترشيح مطلوب للحصول على نظام مستقر.

لما كان من الممكن أن يكون تردد المذبذب بعيدا عن تردد المرجع، فكاشفات الطور العملية أيضا قد تستجيب إلى اختلافات التردد هذه،بزيادة مجال القفل لإشارات الدخل المسموحة.

اعتمادا على التطبيقات، فواحدٌ من بين خرج المذبذب قابل التحكم، أو إشارة التحكم بالمذبذب سيكون السبب بتقديم خرج نافع من نظام الـ PLL.

العناصر Elements:

كاشف الطور Phase Detector (PD):

إن دخلي كاشف الطور Phase Detector أو PD هما المرجع(الإشارة المرجعية) و التغذية الخلفية(الرجعية) القادمة من المذبذب فولتي التحكم VCO. أما خرج الـ PD (كاشف الطور) فيتحكم بال VCO (المذبذب فولتي التحكم).
هناك أنماط عديدة من كواشف الطور التماثلية و الرقمية:

التماثلية :

كاشف الطور التماثلي يأخذ شكل دامج ترددي مثالي. هذه الأداة تنتج خرج عبارة عن حاصل دمج مقدار فولتي إشارتي الدخل الآنيين.عملية المضاعفة هذه تنتج تردد فرق الترددين ومجموعهما، لكن عندما تستخدم(تلك الأداة) ككاشف طور، يُفلتر الخرج بمرشح إمرار ترددات منخفضة Low-Pass Filter لتخفيف التردد الناتج من مجموع ترددي الدخل. ولكون التردد الباقي والمنخفض(نسبيّا) يعبر المرشح بسعة كافية، فإنه يتحكم بالـ (VCO) لتقريب تردده من تردد المرجع، فتبدأ حلقة الإقفال بعد فترة قصيرة جدا. هذه العملية تدعى Capture] أو باللغة العربية تدعى إمساك أو قبض] لكن دعنا نسمها (عملية الكابتشر).الحد الأقصى للفرق بين الترددين (دخل المرجع و الـ VCO) والذي يمكن تحقيق القفل ضمنه يسمى capture range ولنسمه مجال الكابتشر.
نقول عن الحلقة أنها "مقفلة" عندما يكون تردد الـ VCO هو نفسه تردد المرجع، ويكون الاختلاف مجرد اختلاف بسيط في مقدار الطور.
عندما تقفل الحلقة،فرق ومجموع الترددين يبقيان موجودين، لكن المجموع يصبح بضعفي المرجع(معلوم عند دمج ترددين نحصل على تردد فرقهما و تردد مجموعهما)، أما الفرق،فيصبح بعد الترشيح مركبة مستمرة DC تتناسب مع فرق الطورين (بالضبط مع تجب فرق الطورين). وهذا ما يضبط تردد الـ VCO.

سأقوم إن شاء الله بإصدار كتاب في هذا المجال في وقت لاحق
ترقبوا باقي المقال